英特尔3D Foveros技术由于制程限制无法承受较高的功率 存在某些局限性

2020-06-18 08:57:20来源:IT之家  

6月18日消息 据媒体DigiTimes报道,英特尔3D堆叠(3D Foveros)混合核心芯片Lakefield虽是全球首个logic-on-logic的3D IC立体封装芯片,但该芯片在功耗、散热、以及后续应用场景上的限制不小。

尽管英特尔Lakefield系列处理器目前已经成功获得三星电子、联想等物联网厂商采用,且业界也传出英特尔近期正在向PoP堆叠记亿体厂商给出询价报表(RFQ),但据熟悉先进封测工艺的业内人士称,由Micro Bump技术衍生出的Foveros势必面临后续发展有限的问题和散热较差的问题。

此外,3D Foveros技术由于制程限制无法承受较高的功率,故其将在算力、功耗、散热等领域存在局限性。

据了解到,台积电此前曾尝试过利用Micro Bump、TSV等技术生产3D IC芯片,但效果不佳,故台积电方面有意通过5nm工艺跳出传统方式来探索更有突破性的SolC技术,以此抢占3D IC市场。

标签: 3D Foveros存在某些局限性

相关阅读

相关词

推荐阅读